
```
** Result [Patent] ** Format(P801) 08. Jul. 2003
                                                       1/
                                            1985-207150[1985/09/19]
  Application no/date:
                                                       [1990/04/09]
 Date of request for examination:
                                            1987-66293[1987/03/25]
 Public disclosure no/date:
                                            1992- 68633[1992/11/02]
 Examined publication no/date (old law):
                                                2093718[1996/10/02]
 Registration no/date:
 Examined publication date (present law):
                                                       [
 PCT application no
                                                      ]
 PCT publication no/date
 Applicant: CASIO COMPUT CO LTD
  Inventor: HANZAWA KOTARO, MORIKAWA SHIGENORI, NAKAMURA TOSHIHISA
                                                  G10K 15/04
  IPC:
        G10H 1/00
                             G10H 1/10
   G10L 3/02
                     ,511J G10H 1/00
                                              Z G10H 1/06
 FI:
        G10H 7/00
                                       C G10H 1/10
                                                           A G10K 15/04
                    C G10H 1/00
                 , 511Z
 F-term: 5D083BB05, BC17, CC06, BC32, 5D027AA30, FF04, GG02, KK02, LL03, 5D045BB01,
  5D378AB02, AD00, AD67, AD70, BB10, BB15, FF11, JB00, FF00
 Expanded classification: 425,302
 Fixed keyword: R011, R098, R131
 Citation: [07, 1993. 1.28, 00
                                    [] (00, JP, Unexamined Publication of Patent, S56-97395) (00, JP,
  Unexamined Publication of Patent, S58-108583) (00, US, P, 4392405) [07, 1993., 00
                                                                                      ] (00. US. P.
  Unexamined Publication of Patent, S58-83894) (00, Foreign Magazine/journal , JOURNAL OF THE AUD
  TY=1979@M9@V27@N9@P673-676) [09, 1994. 4. 15, 00
                                                     ] (00, US, P, 4392405)
 Title of invention: DIGITAL EFFECT APPARATUS
 Abstract:
        PURPOSE: It is synthesized with the digital signal which digital signal
         written in is read, and input corrugation sign is converted, and is
         provided, by what it is converted to analog signal, and is output,
         the performance morphology which is diverse is enabled.
        CONSTITUTION: When VCF12a to 12 d, VCA13a to 13 d are used, and tone
         color, sound volume are controlled in a variable manner for independency,
```

PURPOSE: It is synthesized with the digital signal which digital signal written in is read, and input corrugation sign is converted, and is provided, by what it is converted to analog signal, and is output, the performance morphology which is diverse is enabled. CONSTITUTION: When VCF12a to 12 d, VCA13a to 13 d are used, and tone color, sound volume are controlled in a variable manner for independency, and it occurs, every each corrugation reading / writing channel, sound of effect can be got. In addition, It makes latch 94 latch fundamental tone sign gate 82 is gone through, and to output without changing the amplitude level, when it is applied to adder 93, and a multiplier to take advantage of in the amplification factor which, by way of example only, is appointed between gate 82 and latch 94 or a level shifter is established, and amplification factor of the sound which it is fed back, and is provided is done to the small than a fundamental tone, reverberation effect is provided, if amplification factor of the sound which it is fed back, and is provided is done in a fundamental tone and the degree, round effect is provided.

(Machine Translation)



Q

⑫特 許 公 報(B2)

平4-68633

®Int. Cl. 5	識別記号	庁内整理番号	❷❸ 公告	平成4年(1992)11月2日
G 10 H 1/00 1/10	C A	7350-5H 7350-5H	•	
G 10 K 15/04 G 10 L 3/02	302 E C	7227—5H 8946—5H		
	р			発明の数 1 (全10頁)

❷発明の名称 デジタルエフエクト装置

> @特 顧 昭60-207150

窗公 開 昭62-66293

22出 顧 昭60(1985)9月19日 ❸昭62(1987)3月25日

@発明 者 半沢 耕太郎 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機 株式会社羽村技術センター内

@発 明 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機 者 森川 重 則 株式会社羽村技術センター内

者 @発 明 利 久 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機 中村

株式会社羽村技術センター内

の出の願人 カシオ計算機株式会社 東京都新宿区西新宿2丁目6番1号

審査官 松尾 淳 —

1

切特許請求の範囲

1 音響波形を表現するデジタル波形信号を供給 する供給手段と、

該供給手段から供給される上記デジタル波形信 号を記憶する波形メモリ手段と、

該波形メモリ手段に対し、上記デジタル波形信 号を所定レートで変化するアドレス信号に従つて 書き込むとともに、上記波形メモリ手段から上記 所定レートで変化するアドレス信号とは異なるレ ル波形信号を読み出す書込読出手段と、

該書込読出手段により上配波形メモリ手段から 読み出される上記デジタル波形信号をフィードバ ツクして上記供給手段から供給される上記デジタ 段に与えて書き込ませるフィードパック手段と、 を具備したことを特徴とするデジタルエフエクト 装置。

2 上記書込読出手段は、上記読み出しのための アドレス信号を時間とともに変化するレートをも 20 〔発明の技術分野〕 つアドレス信号として発生するようにしたことを 特徴とする特許請求の範囲第1項に記載のデジタ ルエフエクト装置。

2

3 上記書込読出手段は、上記読み出しのための アドレス信号を上記所定レートで変化する書き込 みのためのアドレス信号とは異なるレートで変化 する少なくとも2つのアドレス信号として発生 5 し、上記フイードパック手段は、この少なくとも 2つのアドレス信号によつて読み出される少なく とも2つのデジタル波形信号のうちのいずれかの デジタル波形信号をフイードパツクして上記供給 手段から供給される上記デジタル波形信号とデジ ートで変化するアドレス信号に従って上記デジタ 10 タル合成するようにしたことを特徴とする特許請 求の範囲第1項または第2項に記載のデジタルエ フエクト装置。

4 上記書込読出手段は、上記書き込みを行うた めのアドレス信号に対し指定されたデイレイ時間 ル波形信号とデジタル合成して上記波形メモリ手 15 に相当するアドレス幅の差をもつて上記少なくと も2つの読み出しを行うためのアドレス信号の発 生を開始するようにしたことを特徴とする特許請 求の範囲第3項記載のデジタルエフェクト装置。

発明の詳細な説明

この発明は、少なくともその要部をデジタル回 路を用いて構成したデジタルエフエクト装置に関 する。

3

(発明の背景)

従来より楽器音に対し種々のエフエクト(効 果) を付与して、原音とはかなり相違する音響を 得るようにした所謂エフエクターが種々開発され のが多く、S/N比が悪いなどの欠点があつた。 また近年では、デジタルデイレイ装置と称される デジタルメモリをもつて、これに対して波形信号 を書込み、またデイレイ時間の後読出すものも開 好ましいものではなかつた。更に、残響音付加装 置を備えた電子楽器として、例えば特開昭58-18693号公報に開示された技術がある。この先行 技術によれば、デジタルメモリに入力波形信号を 所定レートでデジタル記録してゆくとともに、所 15 7に対する波形信号の書込みまたは読出しができ 定時間のデイレイをもつてこの波形信号を読み出 すようにすること、そして読み出された波形信号 を入力側へフィードパックして入力波形信号と合 成してデジタルメモリに記録することが行われて いる (同公報第10図参照)。

しかしながら、この先行例によれば、端にデイ レイが付加された波形信号が得られるのみであつ て、変調効果が十分に与えられた楽音が発生され るものではない。

(発明の目的)

この発明は、以上の点に鑑みてなされたもの で、多様なエフエクトを入力される原音に付加で きるデジタルエフエクト装置を提供することを目 的とする。

[発明の要点]

この発明は、上述した目的を達成するためにな されたもので、供給手段から与えられるデジタル 波形信号に対してフィードパツク手段によりフィ ードパツクして合成するためのデジタル波形信号 レートで変化するアドレス信号により読み出して 得たものとすることで、入力デジタル波形信号と は異なる周波数をもつ、あるいは周波数変調が施 されたデジタル波形信号をフイードパツクするよ うにしたことを要点とする。

〔実施例〕

以下、本発明を、外音信号をPCM(Pulse Code Modulation)などの変調を行つてデジタ ル記録し、それをキーボード楽器の音原信号とし

て用いることができる所謂サンプリング機能を有 する電子楽器を用いて構成した一実施例につき説 明する。

第1図は、本実施例の回路構成を示し、入力信 ているが、これらは、BBD等の素子を用いるも 5 号(IN)は、入力アンプ1にて適宜増幅された 後、フィルター3に供給されて不要な高城成分を 適当に除去された後、サンブル・ホールド回路 (S/H) 5にて適当なサンプリング周波数で、 サンプリングされ、A/D変換器6に供給され 発されているが、出力信号は単調なものであり、10 る。A/D変換器6では、入力するアナログ信号 を対応するデジタル信号に変換し、発音制御部 8 に供給する。

> この発音制御部8は、例えば4つの波形読出・ 書込チャンネルを備え、夫々独立的に波形メモリ

そして、発音制御部8は、マイクロコンピユー タ等からなるCPU 9 からの制御に基づき動作す るようになつており、その詳細は後述するが、こ 20 の発音制御部8の4つの波形読出・書込チャンネ ルに対応して時分割的に最大 4 音に対応するデジ タル信号が、波形メモリ7から読出されて、D/ A変換器 10 に時分割的に印加され、しかる後、 サンブル・ホールド回路 (S/H) 11a~11 25 dに供給される。

このサンブル・ホールド回路11a~11d は、後述するようなタイミング信号ti~tiによつ て、各時分割処理チャンネル時間毎に、サンプリ ング動作を行う。

そして、このサンプル・ホールド回路 1 1 a~ 30 11dにホールドされた電圧信号は、VCF(電圧 制御型フィルタ) 12a~12dに、対応して供 給される。この夫々のVCF12a~12dには、 後述する電圧信号FCVI~FCV4が供給され、こ を、波形メモリ手段から書き込みレートとは違う 35 の電圧信号FCV1~FCV4に従つて、夫々独立的 にフィルタリング処理がなされる。

> そして、このVCF12a~12dは、VCA(電 圧制御型増幅器) 13a~13d~フィルタリン グの後のアナログ波形信号を送出する。

このVCA13a~13dは、供給される制御 電圧信号ACV1~ACV4により独立的にその増幅 率が制御され、VCF12a~12dより供給さ れる波形信号に対する出力レベル、あるいは音量 エンペローブが決定される。

そして、このVCA 1 3 a ~ 1 3 d の出力信号 は夫々各チャンネルの出力OUT1~OUT4とし て、外部に送出され、適宜増幅された後音響信号 として放音されることになる。また、このVCA 13a~13dの出力は、アナログ加算回路14 に供給され、ミツクスされて、ミツクス出力 OUTMIXとして、外部にとり出すことも可能と なつている。

図中符号4は、演奏鍵や各種制御スイツチを有 パネル等とからなるキーポード・表示部であつ て、CPU9とこのキーポード・表示部4とはデ ータの授受を行う。

また、このCPUgは、ソフト処理によつて、 ACV4, (以下総称して制御信号CVとする。)を、 発生するためにデジタル信号をD/A変換群17 に供給し、夫々の電圧信号に変換せしめる。

このD/A変換器群17は、制御信号CVの個 よく、あるいは、ひとつのD/A変換器を時分割 的に使用し、サンブル・ホールド回路と組合せ て、必要な個数の制御信号CVを得てもよい。

次に、発音制御部8の詳細回路構成を第2図を 用いて説明する。

A/D変換器 6 から供給されるデジタル信号 は、加算器93を介してゲート81に与えられ、 しかる後、波形メモリ7に供給されるほか、ゲー ト82を介してD/A変換器10へ送出される。 て、加算器93ヘフイードパックループを通つて 供給される。

上述のゲート81に対しては、CPU9が発生 する制御指令に基づき、この発音制御部8内部の 号R/Wが供給され、開閉制御がなされる。

即ち、波形メモリ7に波形信号を書込む場合は このゲート81は開成され、波形メモリイから波 形信号を読出す場合は、このゲート81は閉成さ れる。

また、上記ゲート82には、制御回路からの制 御信号に基づき開閉信号発生装置83からのゲー ト信号Gateが与えられ、上記ゲート81を介し て供給されるデジタル信号を出力する場合、もし

くは波形メモリフから読出されたデジタル信号を 出力する場合に限り、このゲート82は開成さ れ、その他の場合は、このゲート82は閉成され て、その出力はゼロレベルに設定される。

第2図中符号84は、4段の所定ピット数から なるシフトレジスタにて構成されたアドレスレジ スタであり、後述するマスタークロックがで、シ フト動作が行われる。そして、このアドレスレジ スタ84は、4チヤンネルのアドレスレジスタと するキーポードと、各種状態表示を行う液晶表示 10 して時分割的に動作することになり、その最終段 の内容は、波形メモリ7に対しアドレスデータと して供給され、上述したゲート81を介して入力 する波形信号を、リードライト信号R/Wが Lowレベルのときに限り、当該メモリアドレス 上述した各制御信号FCV1~FCV4, ACV1~ 15 に書込み、また波形メモリ7から、上記リードラ イト信号R/WがHighレベルのときに、デジタ ル信号を当該メモリアドレスから読出すようにな

また、上記アドレスレジスタ84の内容は、ゲ 数に対応する個数のD/A変換器を有していても 20 ート85に供給されるほか、開閉信号発生装置8 3、図示しない制御回路に供給される。

> 上記ゲート85を介したアドレス信号は、加算 器86に供給され、必要に応じてアドレス歩進を 行うべく加減算が実行された後、アドレスレジス 25 タ84にフイードバックされる。

また、この加算器86には、ゲート87を介し て、制御回路からイニシャルアドレス (CA) が 供給される。

即ち、ゲート85にはロード信号LDが直接供 また、ゲート82の出力は、ラッチ94を介し 30 給され、ゲート87には、インバータ88を介し て反転されて与えられ、ロード信号LDがLowレ ベルであれば、制御回路からのイニシヤルアドレ ス(CA) がゲート87が開成することにより加 算器86に供給され、一方上記ロード信号LDが 図示しない制御回路から発生するリードライト信 35 Highレベルであれば、ゲート 8 5 が開成して、 アドレスレジスタ84からの内容が加算器86に 供給される。

> 第2図中符号89は、ピツチレジスタであり、 上記アドレスレジスタ84と同様4段構成のシフ 40 トレジスタから成り、マスタークロックすにてシ フト動作が行われる。そして、このピツチレジス タ89には、制御回路より波形メモリ7に対する 書込み、読出しの速度に対応するレートを指定す るピツチデータが、ゲート90を介して入力し、

その値は、以降ゲート91を介して循環保持され ると共に、加算器86に出力される。

即ち、制御回路からピツチデータをゲート90 を介してピツチレジスタ89に書込むときは、ロ ード信号LDPをLowレベルにし、インバータ9 2にて反転して、ゲート90に与え、ゲート90 を開成せしめる。

また、通常状態では、ゲート91を開成すべく ゲート91に対しロード信号LDPをHighレベル に設定して供給する。

そして、上記ピッチデータならびにアドレスレ ジスタ84に記憶されるアドレスデータは、小数 点以下のデータを有し、小数点以上のデータで波 形メモリブのアドレス指定を行う。従つて、ピツ レスレジスタ84の内容は当該チャンネルのデー タが加算器86に入力される都度+1処理が施さ れることになり、「1」以上ならば、更にアドレ ス歩進速度は早くなり、「1」以下ならば、アド は、音階周波数に対応するピッチデータがこのピ ッチレジスタ89に入力されることになる。

また、ピツチレジスタ89に対し、時間と共に ピツチデータの内容を変化させれば、アドレスデ 例えばピブラート効果が施された楽音信号を得る ことが可能となる。

第2図中符号95は、マスタークロツクかによ りカウント動作する4進カウンタであり、アドレ ル時間毎、即ちシフトレジスタのシフト動作時間 毎にアップカウントする。従つて、その内容はチ ヤンネルを指定することになる。この 4 進カウン タ95は比較器96へ供給され、ラツチ97に記 憶されるチャンネルデータ (CD) と一致比較が 35 なされる。なお、上記ラッチ97には、チャンネ ルデータが、ロード信号SLDがLowレベルにな るときに、図示しない制御回路から供給されてラ ツチされる。

チされるチヤンネルデータに対応する当該チヤン ネル時間毎に、Highレベル信号が出力し、その 信号によつて上記ラッチ94のラッチタイミング を規定するようになる。

従つて、波形メモリ7から各チャンネルの処理 によつて読出されるデジタル信号のうち、指定チ ヤンネルのデジタルデータのみを、フイードパツ クして入力側の加算器93へ送出し、原音信号と 5 フィードパツクして供給される遅延信号とをデジ タル合成した後、再び波形メモリ7へ書込むと共 に、ゲート82を介して、D/A変換器10へ送 出するようになる。

第3図は、波形メモリ7のエリア分割の状態を 10 示しており、例えばN個の波形情報が可変長で記 録できるようになつている。

次に、本実施例の動作につき説明する。第4図 は、発音制御部8の複数チャンネルの時分割処理 状態と、サンブル・ホールド回路11a~11d チデータが、丁度「1」の大きさであれば、アド 15 に供給するタイミング信号t₁〜tuとの関係を示し ており、上述したように、本実施例では4つの波 形読出・書込チャンネルを時分割構成で実現して おり、各波形読出・書込チヤンネル毎に、読出し (リード) 処理を行うか、書込(ライト) 処理を レス歩進速度は、おそくなる。通常の演奏の際 20 行うかを選択的に指定できるようになつていて、 第4図に示す状態では、チャンネル1 (chi) の 処理によつて波形メモリ7に、フイルター3、サ ンブル・ホールド回路5、A/D変換器6を介し て得られる波形信号を書込むようになつており、 ータの歩進速度が時間と共に変化し、周波数変調 25 その他のチヤンネル2~4 (ch₂~ィ) は、液形メ モリ7から、所定エリアのデジタル被形信号を読 出すことが可能となつている。

また、上述したタイミング信号ti~tiは、夫々 のチャンネル(chi~」)に対応する時間に、high スレジスタ84、ピツチレジスタ89のチヤンネ 30 レベルをとるようになつていて、各チヤンネル時 間でD/A変換器10から出力するアナログ波形 信号を、サンブル・ホールド回路11a~11d にて、サンプリングし、以降ホールドするように なる。

また、発音制御部8の各波形読出・書込チャン ネルは、独立的にリード・ライトするエリアを指 定できるようになつていて、例えば、チャンネル 2, 3, 4で、第3図のトーン1, 2, 3を読出 し、それをVCF12b~12d, VCA13b~ そして、比較器96からは、ラッチ97にラッ 40 13dにて処理制御し、音響出力とするようにし てもよい。

> 次に、本実施例を、デジタルエフエクト装置と して使用した場合の動作につき第5図及び第6図 を参照して説明する。

先ず、この動作を行うための波形メモリ**7**の使 用領域は、第6図に示すとおり、アドレスnから mまでとすると、発音制御部8内の制御回路は、 先ずピツチレジスタ89に、各チヤンネルとも 「1」の値をロード信号LDPをLowレベルにして 5 出し、チヤンネル4においては6Tデイレイかけ 入力し、更に第2図に示すアドレスレジスタ84 に対し、イニシャルアドレスとしてチャンネル1 (ch₁) にあつてはn、チャンネル2 (ch₂) にあ つては例えば、n-1、チャンネル3 (ch) に あつては例えばn-3、チャンネル4 (ch4)に 10 号をD/A変換器 10 に送出する。 あつては例えばn-6を入力する。

即ち、第5図に示すように、チャンネル1~4 の1サイクル間、ロード信号LDをLowレベルに セットし、イニシヤルアドレス(CA)として、 チャンネル1についてはn-1、チャンネル2に 15 こともできる。 ついてはn-2、チャンネル3についてはn-4、チャンネル4についてはn-7を入力し、加 算器86で+1処理をして、上述した夫々の値を アドレスデータとして設定する。

のデジタル信号を波形メモリ7に順次書込む処理 を行うように、上記リードライト信号R/Wを Lowレベルに設定し、その他のチャンネル2~ 4は、波形メモリ7からチヤンネル1にて波形メ 理を行うように、上記リードライト信号R/Wを Highレベルに設定する。

また、開閉信号発生装置83からは、チャンネ ル1のタイミングでは、常に上記ゲート82を開 ンネル2~4では、アドレスレジスタ84が、第 6 図に示すアドレスn以降を指定するようになつ たときにはじめて、ゲート82を開成するように

その結果、波形メモリ7には、チャンネル1の 35 3に与えられることになる。 動作によつて、第6図に示すように波高値f (n), f(n+1), f(n+2), ……が書込まれ てゆくと共に、そのデータは、ゲート82を介し て、D/A変換器 10 に供給され、サンプル・ホ ールド回路 1 1 a, VCF 1 2 a, VCA 1 3 a を 40 ネル1 (chl) のデジタル出力となると共に、そ 介して音響信号に変換放音出力されることにな

また、チャンネル2においては、第5図に示す とおりチャンネル1の動作によつて波形メモリ7

に書込まれたデジタル信号を4チャンネル時間デ イレイかけて、即ち1T(T=4×チヤンネル時 間)おくれて、波形メモリ7から読出し、同様に チャンネル3においては、3Tデイレイかけて読 て読出すようになる。

即ち、各チャンネル2~4はイニシャルアドレ ス(CA)として設定した差の値だけ、時間的に ずれて第6図に示す波高値に対応するデジタル信

その結果、チャンネル2~4の波形信号は、 VCF12b~12d, VCA13b~13dを介 して出力され、原音であるチャンネル1の波形信 号とは別の音色・音量制御をして音響出力とする

以下、チャンネル1が、A/D変換器6を介し て供給される波形信号を波形メモリ7に書込み、 それをチャンネル2では時間を1Tずらせて、チ ヤンネル3では時間を3Tずらせて、チャンネル そして、チャンネル1を、A/D変換器6から 20 4では時間を6Tずらせて夫々波形メモリ7から 読出し、4個の音を同時発生してゆき、第6図の 波形メモリ7のアドレスmに、アドレスデータが 到達すれば、イニシャルアドレスをn-1として 再入力して、チャンネルーでは波形メモリーのア モリアに直前に書込んだデジタル信号を読出す処 25 ドレスnから再度新たな波形信号を書込み、且つ それをチャンネル2~4は読出すようにすれば継 続して、長時間の演奏に供し得るようになる。

そして、制御回路から、ラツチ97に対し、チ ヤンネル2~4のうちいずれかのチャンネルを指 成するゲート信号Gateを発生し、その他のチャ 30 定するチャンネルデータ (CD) をラツチ97に プリセットする。

> その結果、ラッチ94には、指定されるチャン ネルのデジタル信号が、当該チャンネル時間毎に 波形メモリ7から読出されて印加され、加算器9

従って、A/D変換器 6を介して供給される原 音をあらわすデジタル信号と、波形メモリイから 所定時間のデイレイを付加されて読出されるデジ タル信号とが、加算器93にて加算され、チヤン の内容が、波形メモリ7に供給記憶され、他のチ ヤンネル (ch2~4) の読出しに使用される。

なお、上述したように、チャンネル2 (ch2) のデイレイタイムを1T、チヤンネル3 (ch3) の

られる。

ディレイタイムを、チャンネル4 (ch4) のデイ レイタイムを6Tとした場合にあつては、もしラ ツチ97にチヤンネル2を指定するチヤンネルデ ータ (CD) が供給されると、波形メモリ7には、 表わすデジタル信号が記録されるようになり、同 様にラッチ97に対してチャンネル3を指定する チャンネルデータ (CD) が供給されると、原音 と3T時間デイレイした音とを表現するデジタル 信号が、またチヤンネル4を指定するチヤンネル 10 データ (CD) が供給されると、原音と6T時間デ イレイした音とを表現するデジタル信号が、波形 メモリ7に記憶されることになる。

なお、上記説明では、4チャンネル全てを動作 も少ないチヤンネルを選択的に動作させて、原音 と1乃至複数のデイレイがかり、且つピブラート -がかつた音とを出力するようにしてもよい。

また、上記説明では、チャンネル2,3,4の 3T, 6Tとしたが、キーボード・表示部4にて 夫々指定可能である。

以上のように、本実施例においては、複数の波 形読出・書込チャンネルを用いて、波形メモリ7 ずつデイレイして読出し、そのうちの1つの波形 信号を原音である波形信号と合成して波形メモリ 7に記憶した後出力するようにしたから、フイー ドバックループを備えたデイレイ効果を実現でき る。

また、各波形読出・書込チャンネル毎に、 VCF12a~12d, VCA13a~13dを用 いて独立的に音色、音量を可変制御して発生する ようにしたから、更に効果的な音響を得ることが できる。

なお、上記実施例では、ゲート82を介して出 力する原音信号を、その振幅レベルを変更するこ となくラッチ94にラッチさせ、加算器93に印 加するようにしたが、ゲート82とラツチ84の はレベルシフター等を設けて、フイードパツクし て得られる音の増幅率を原音より小にすると、残 響効果が得られ、フイートパツクして得られる音 の増幅率を原音と同程度にすれば、輪唱効果が得

また、上記実施例では、波形メモリ7から少な くとも2チャンネルで読出されたデジタル信号の うちのひとつのデジタル信号をフィードパツクし 原音と、この原音を2T時間デイレイした音とを 5 て、原音信号とデジタル合成するようにしたが、 複数のチャンネルを使用して得られる夫々デイレ イ時間が異なる複数のデジタル信号をフイードバ ツクして、原音信号と合成し、波形メモリ7に書 込むようにしてもよい。

12

また、上述した実施例にあつては、VCF 1 2 a~12d, VCA13a~13dによつて音色 と音量とを可変制御するようにしたが、デジタル フィルタや、デジタル乗算器等を用いて、音色、 音量あるいはエンロープ等の可変制御を行うよう させて、4音同時生成を可能としたが、それより 15 にしてもよい。また、その他の処理を波形信号に 施してもよい。

また、発音制御部8の回路構成としては、上記 実施例のように時分割処理により複数の波形読 出・書込チャンネルを構成するもののほか、別個 チャンネル 1 に対するデイレイ時間は、1T, 20 のハードウエアで、つまりチャンネル数分同じ回 路構成のものを使用して、複数の波形読出・書込 チャンネルを設けるものであつてもよい。

更に、複数のチャンネルのうち、特定のチャン ネルを、波形メモリ7に波形信号を書込む書込専 に波形信号を書込みながら、それを夫々所定時間 25 用のチャンネルとし、そのほかのチャンネルを、 波形メモリ7から波形信号を読出す読出専用のチ ヤンネルとしてもよい。本発明での「波形読出・ 魯込チヤンネル」とは、読出しと魯込みのいずれ か一方のみを行うチヤンネル、あるいは双方の動 30 作を可能としたチャンネルのいずれをも意味する ものである。

> また、上記実施例は、サンプリング機能を有す る電子楽器に本発明を適用したものであつたが、 本発明は専用の回路構成をもつデジタルエフエク 35 ト装置として実現することができることは勿論の ことである。

[発明の効果]

この発明は、上述したように、簡単な回路構成 にて、デジタルエフエクト装置を実現したため、 間に、例えば所定の増幅率を乗ずる乗算器あるい 40 安価であり、しかも、供給手段から与えられる音 響波形を表現するデジタル波形信号を波形メモリ 手段に所定のレートで書き込むようにし、更に、 波形メモリ手段から書き込みレートとは違うレー トで変化するアドレス信号により読み出してフィ

14


ードパック手段でフィードパックして上記供給手段からのデジタル波形信号と合成して上記波形メモリ手段に再び与えて書込ませるようにしたので、入力デジタル波形信号とは異なる周波数をもつ、あるいは周波数変調が施されたデジタル波形 5 信号がフィードパックして合成されることになり、音楽的に豊かな音楽が発生でき、従つて、音楽的に好ましく、多様な演奏形態をとることが可能であるという効果を奏する。

図面の簡単な説明


図面は本発明の一実施例を示し、第1図はその 全体回路構成図、第2図は発音制御部8の詳細回 路構成図、第3図は、波形メモリ7の分割使用状 態図、第4図は本実施例の基本的動作の説明図、第5図は、デジタルエフエクト装置として動作させたときのタイムチャートを示す図、第6図は、第5図の動作状態を説明するための図である。


5 6……A/D変換器、7……液形メモリ、8… …発音制御部、9……CPU、10……D/A変 換器、12a~12d……VCF、13a~13 d……VCA、81,82,85,87,90, 91……ゲート、84……アドレスレジスタ、8 106……加算器、89……ピツチレジスタ、93… …加算器、94……ラツチ、95……4進カウン タ、96……比較器、97……ラツチ。


第3回




第4回








第5回



第6回



波高值 [______ f(n) f(no) f(no) f(mo)

【公報種別】特許法(平成6年法律第116号による改正前。)第17条の3の規定による補正 【部門区分】第6部門第2区分 【発行日】平成9年(1997)9月24日

【公告番号】特公平4-68633

【公告日】平成4年(1992)11月2日

【年通号数】特許公報4-1716

【出願番号】特願昭60-207150

【特許番号】2093718

【国際特許分類第6版】

G10H 1/00 C 8622-5H 1/10 A 8622-5H G10K 15/04 302 E 9381-5H

G10L 3/02

C 9381-5H

【手続補正書】

1 「特許請求の範囲」の項を「1 音響波形を表現するデジタル波形信号を供給する供給手段と、

該供給手段から供給される上記デジタル波形信号を記憶 する波形メモリ手段と、

該波形メモリ手段に対し、前記デジタル波形信号を第1 のチャンネルにて発生され所定レートで変化するアドレス信号に従って書き込むとともに、上記波形メモリ手段から少なくとも第2及び第3のチャンネルにて発生され上記所定レートで変化するアドレス信号とは異なるレートで変化する少なくとも2つのアドレス信号に従って少なくとも2つのデジタル波形信号を読み出す書込読出手段と、

該書込読出手段により上記波形メモリ手段から読み出される上記少なくとも2つのデジタル波形信号の少なくとも1つを選択する選択手段と、

該選択手段により選択された少なくとも1つのデジタル 波形信号をフィードバックして上記供給手段から供給される上記デジタル波形信号とデジタル合成して上記波形 メモリ手段に与えて書き込ませるフィードバック手段 と、

上記少なくとも第2及び第3の2つのチャンネルにて発生された少なくとも2つのアドレス信号に従って読み出された上記少なくとも2つのデジタル波形信号の特性を夫々独立に制御する特性制御手段と、

を具備したことを特徴とするデジタルエフェクト装置。

- 2 上記書込読出手段は、上記読み出しのための少なくとも2つのアドレス信号を時間とともに変化するレートをもつアドレス信号として発生するようにしたことを特徴とする特許請求の範囲第1項に記載のデジタルエフェクト装置。
- 3 上記書込読出手段は、上記書き込みを行うためのアドレス信号に対し指定されたディレイ時間に相当するアドレス幅の差をもって上記少なくとも2つの読み出しを行うためのアドレス信号の発生を開始するようにしたこ

とを特徴とする特許請求の範囲第2項記載のデジタルエフェクト装置。」と補正する。

- 2 第3欄32~40行「もので、供給手段から……し たことを」を「もので、供給手段から与えられるデジタ ル波形信号を所定の書き込みレートで変化するアドレス 信号で波形メモリ手段に書き込むとともに、この書き込 みレートとは異なる読み出しレートで変化する少なくと も2つのアドレス信号により少なくとも2つのデジタル 波形信号を読み出し(異なるチャンネルのアドレス信号 により波形メモリ手段から読み出す)、この少なくとも 2つのデジタル波形信号のうち少なくとも1つのデジタ ル波形信号を選択して該供給手段から与えられるデジタ ル波形信号と合成することにより、入力デジタル波形信 号とは異なる周波数をもつ、あるいは周波数変調が施さ れたデジタル波形信号を自由に選択してフィードバック するようにし、さらに、該フィードバックするデジタル 波形信号を含む少なくとも2つのデジタル波形信号の特 性を夫々独立に制御するようにしたことを」と補正す る。.
- 3 第12欄40行~第13欄8行「であり、しかも… …音楽的」を「であり、しかも供給手段から与えられる デジタル波形信号を所定の書き込みレートで変化するア ドレス信号で波形メモリ手段に書き込むとともに、この 書き込みレートとは異なる読み出しレートで変化する少 なくとも2つのアドレス信号により少なくとも2つのデ ジタル波形信号を読み出し(異なるチャンネルのアドレ ス信号により波形メモリ手段から読み出す)、この少な くとも2つのデジタル波形信号のうち少なくとも1つの デジタル波形信号を選択して該供給手段から与えられる デジタル波形信号と合成することにより、入力デジタル 波形信号とは異なる周波数をもつ、あるいは周波数変調 が施されたデジタル波形信号を自由に選択してフィード バックするようにし、さらに、該フィードバックするデ ジタル波形信号を含む少なくとも2つのデジタル波形信

号の特性を夫々独立に制御するようにしたので、入力される原音に対して多様なエフェクトを付与でき、しかもフィードバックされるデジタル波形信号を自由に選択す

ることができるので、付与されるエフェクトの形態も自由に変更することができ、従って、音楽的」と補正する。